Библиотека диссертаций Украины Полная информационная поддержка
по диссертациям Украины
  Подробная информация Каталог диссертаций Авторам Отзывы
Служба поддержки




Я ищу:
Головна / Технічні науки / Системи автоматизації проектувальних робіт


Голян Віра Володимирівна. Методи автоматизованого проектування апаратних підсистем інтерфейсу вводу-виводу електронних обчислювальних машин : Дис... канд. наук: 05.13.12 - 2006.



Анотація до роботи:

Голян В.В. Методи автоматизованого проектування апаратних підсистем інтерфейсу вводу-виводу електронних обчислювальних машин. – Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.12 – системи автоматизації проектувальних робіт. – Харківський національний університет радіоелектроніки, Харків, 2006.

Робота присвячена удосконаленню структури, засобів і методів підвищення економічності перетворювачів кодів.

Надано аналіз методів перетворення чисел і відповідних їм схем а також інших перетворювачів кодів (ПК), що зустрічаються на практиці. Проаналізовані схемні реалізації багатоблокових: одно, дво- і трикрокового ПК за методом накопичення еквівалентів. Отримано оцінки основних параметрів розроблених ПК, що дозволяють зробити попередній вибір варіанта реалізації проектованого перетворювача. Надано програмний продукт, що дозволяє аналізувати апаратурні витрати для першої і другої структурних реалізацій ФЕ для багатокрокових ПК цілих і дробових чисел з урахуванням і без урахування молодшого розряду. Отримана VHDL-специфікація ПК на базі лічильників. Задачею системи синтезу є ефективний розподіл RTL-схеми з метою створення нового списку з’єднань з мінімальною кількістю використаних схемних компонентів.

У дисертаційній роботі розроблено підсистеми САПР FE LION та FE DROB для розрахунку апаратурних витрат та числа тактів перетворення у інтерфейсах вводу-виводу, що використовують перетворення коду за методом накопичення еквівалентів. Розроблено також алгоритм системного проектування ПК, що дозволяє шляхом перебору різних варіантів декомпозиції та урахування двох складових (числа корпусів на виконання ФЕ та числа корпусів ІМС) отримати оптимальний варіант (з мінімальними апаратурними витратами). Розроблені методи дозволяють знизити апаратурні витрати та збільшити швидкодію пристроїв вводу-виводу. Розроблені методи автоматизованого проектування цих пристроїв.

У роботі отримані такі результати:

1. Виконано огляд підсистем САПР для проектування апаратних підсистем інтерфейсу вводу-виводу ЕОМ а також методів перетворення цифрових кодів з однієї системи числення у другу, проведено схемну класифікацію методів числення та рекомендовано для розробки програмних засобів проектування перетворювачів кодів за методом накопичення еквівалентів.

2. Проаналізовано структурні рішення та функціонування одно-, дво-, трикрокових ПК багатоблокового типу; розроблені методи розрахунку швидкодії та апаратурних витрат більш багаторозрядних багатоблокових ПК (до 80 вхідних розрядів) ніж раніш.

3. Вперше одержано математичні моделі рівномірної декомпозиції багаторозрядних та багатоблокових ПК в порівнянні з тим, що раніше використовувалися одноблокові ПК.

4. Вперше розроблено двокритеріальний метод проектування нестандартних вузлів ПК за методом накопичення еквівалентів.

5. Запропоновано та розроблено метод системного проектування багатокрокового ПК, який заснований на аналізі апаратурних витрат ФЕ та витрат на зовнішні суматори, що дозволяє знайти структуру ПК з мінімальними витратами.

6. Вперше запропоновано метод розрахунку числа тактів перетворення ПК, у основі якого лежить повний лексикографічний перебір усіх значень кроків перетворення.

7. Вперше розроблено та досліджено програмний засіб FE LION для автоматизованого проектування таблиць законів функціонування ФЕ багатоблокових ПК цілих чисел.

8. Для багатоблокових ПК дробових чисел вперше розроблено та апробовано програмний засіб FE DROB.

9. Експериментально показано, що для ЕОМ з невеликою швидкодією – 100 мГц час розрахунку ПК з основою K = 1... 15 та розрядністю від 1 до 60 розрядів за допомогою програм FE LION, FE DROB дорівнює від 9 сек. до 17 хв.

10. Одержав подальший розвиток VHDL-опис ПК за методом накопичення еквівалентів, що дозволяє за заданим значенням основи системи числення на вході та кількістю розрядів здійснювати генерацію всієї структури багатоблокового ПК та її реалізацію на кристалі Spartan–II.

Публікації автора:

    1. Голян В.В., Какурин Н.Я. Программные средства автоматизированного проектирования многоблочных ПК целых чисел // Автоматизированные системы управления и приборы автоматики. – 2002. – Вып. 118. – С. 41–48.

      1. Голян В.В., Какурин М.Я., Макаренко А.М. Программные средства построения таблиц функционирования формирователей эквивалентов для многоблочных ПК дробных чисел // Автоматизированные системы управления и приборы автоматики. – 2002. – Вып. 119. – С. 32–40.

      2. Голян В.В. VHDL-модель проектирования преобразователей кодов // Автоматизированные системы управления и приборы автоматики. – 2003. – Вып. 124. – С. 27–31.

      3. Голян В.В., Какурин Н.Я. Автоматизированное проектирование много блочных преобразователей кодов // 6-я Международная научно-техническая конференция "Физические и компьютерные технологии в народном хозяйстве" (10-11 жовтня 2002 р.). – Харьков: ХНЭУ, 2002. – С. 210–212.

      4. Голян В.В., Какурин Н.Я. Минимизация аппаратурных затрат ПК параллельного типа по методу накопления эквивалентов // Сб. науч. тр. по материалам 8-й Международной конференции "Теория и техника передачи, приема и обработки информации" (2002 г.). – Харьков-Туапсе: ХНУРЭ, 2002. – С. 219–220.